XC7K410T Wbudowany SDR 160 MHz USRP 2954 Radio zdefiniowane programowo

Uniwersalna platforma radiowa definiowana programowo, USRP-LW 2954, 160 MHz

USRP-LW 2954 to wydajna, skalowalna platforma radiowa definiowana programowo (SDR) do projektowania i wdrażania systemów komunikacji bezprzewodowej nowej generacji.Składa się z jednej karty-córki USRP-LW X310 i dwóch UBX-LW 160MHz RF

Architektura sprzętowa USRP-LW 2954 łączy dwa gniazda na karty rozszerzeń o zwiększonej przepustowości z przepustowością do 160 M od 10 MHz do 6 GHz.Posiada wiele szybkich interfejsów do wyboru (porty PCIe, Gigabit/10 Gigabit Ethernet), a także bogaty w zasoby programowalny układ FPGA Kintex-7.Ponadto USRP-LW 2954 wykorzystuje wieloplatformowy sterownik UHD typu open source, z dużą liczbą platform programistycznych, kompatybilnymi architekturami referencyjnymi i projektami open source.

Jako rdzeń przetwarzania cyfrowego USRP-LW 2954 układ FPGA XC7K410T zapewnia szybką łączność między wszystkimi głównymi komponentami.Zawiera interfejs RF, interfejs hosta i pamięć DDR3.Domyślny układ FPGA zapewnia wszystkie UHD do sterowania cyfrową konwersją w dół i w górę, dostrajaniem częstotliwości i niektórymi innymi blokami funkcyjnymi DSP.Użytkownicy mogą skorzystać z wolnej przestrzeni bogatego w zasoby układu FPGA Kintex-7 oraz platformy programistycznej RFNoC obsługiwanej przez USRP, aby opracować i wdrożyć własne moduły przetwarzania DSP.

USRP-LW 2954 oferuje do wyboru szereg szybkich interfejsów.Na panelu urządzenia port Gigabit Ethernet jest jednym z najprostszych i najczęściej używanych sposobów łączenia.W przypadku zastosowań o rozszerzonej przepustowości i małych opóźnieniach, takich jak badania PHY/MAC, USRP-LW 2954 zapewnia wydajny interfejs magistrali PCIe x4 do tej deterministycznej operacji.Gdy aplikacja korzysta z nagrywania sieciowego lub przetwarzania wielowęzłowego, najlepszym wyborem jest port 10 Gigabit.

USRP-LW 2954 zawiera wiele dodatkowych funkcji, które pomogą w niektórych innych aplikacjach bezprzewodowych.Na przykład w projekcie FPGA 1 GB pamięci DDR3 na płycie głównej może służyć do buforowania i przechowywania danych.Wewnętrzny GPSDO zapewnia bardzo precyzyjne odniesienie częstotliwości po zsynchronizowaniu z systemem GPS z opóźnieniem synchronizacji mniejszym niż 50 ns.Umożliwia użytkownikowi sterowanie komponentami zewnętrznymi, takimi jak wzmacniacze i przełączniki, przez interfejs GPIO, obsługę wejść, takich jak wyzwalacze zdarzeń, oraz obserwację sygnałów debugowania.USRP-LW 2954 zawiera również wewnętrzny adapter JTAG, który umożliwia programistom łatwe ładowanie i debugowanie nowych obrazów FPGA.